Biblioteker skrevet i Verilog
darkriscv
opensouce RISC-V cpu-kerne implementeret i Verilog fra bunden på én nat!.
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
Open source FPGA-baseret NIC og platform til in-network computer.
- 1.2k
- GNU General Public License v3.0
OpenROAD
OpenROADs forenede applikation, der implementerer et RTL-til-GDS-flow. Dokumentation på https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
Lær, hvordan du designer digitale systemer og syntetiserer dem til en FPGA ved kun at bruge opensource-værktøjer.
- 679
- GNU General Public License v3.0 only
USB_C_Industrial_Camera_FPGA_USB3
Kilde- og dokumentationsfiler til USB C Industrial Camera Project, denne repo indeholder PCB-kort, FPGA, kamera og USB sammen med FPGA Firmware og USB Controller Firmwarekilde.
- 553
riscv_vhdl
Bærbar RISC-V System-on-Chip implementering: RTL, debugger og simulatorer.
- 519
- Apache License 2.0
CFU-Playground
Vil du have en hurtigere ML-processor? Gør det selv! -- En ramme til at spille med brugerdefinerede opkoder for at accelerere TensorFlow Lite til mikrocontrollere (TFLM)...... Online tutorial: https://google.github.io/CFU-Playground/ For referencedokumenter, se linket nedenfor.
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: Et standardskabelonbibliotek til SystemVerilog.
- 369
- GNU General Public License v3.0