Biblioteker skrevet i Verilog

picorv32

PicoRV32 - En størrelsesoptimeret RISC-V CPU.
  • 2.5k
  • ISC

darkriscv

opensouce RISC-V cpu-kerne implementeret i Verilog fra bunden på én nat!.
  • 1.7k
  • BSD 3-clause "New" or "Revised"

verilog-ethernet

Verilog Ethernet-komponenter til FPGA-implementering.
  • 1.6k
  • MIT

corundum

Open source FPGA-baseret NIC og platform til in-network computer.
  • 1.2k
  • GNU General Public License v3.0

hdl

HDL biblioteker og projekter.
  • 1.2k
  • GNU General Public License v3.0

zipcpu

En lille, letvægts RISC CPU blød kerne.
  • 1.1k

serv

SERV - Den serielle RISC-V CPU.
  • 1.1k
  • ISC

verilog-axi

Verilog AXI komponenter til FPGA implementering.
  • 992
  • MIT

oh

Verilog-bibliotek til ASIC- og FPGA-designere (af aolofsson).
  • 971
  • MIT

OpenROAD

OpenROADs forenede applikation, der implementerer et RTL-til-GDS-flow. Dokumentation på https://openroad.readthedocs.io/en/latest/.
  • 910
  • BSD 3-clause "New" or "Revised"

openc910

OpenXuantie - OpenC910 Core.
  • 844
  • Apache License 2.0

uhd

USRP™ Hardware Driver Repository.
  • 821
  • GNU General Public License v3.0

riscv

RISC-V CPU Core (RV32IM) (med ultraembedded).
  • 813
  • BSD 3-clause "New" or "Revised"

vortex

  • 802
  • BSD 3-clause "New" or "Revised"

verilog-pcie

Verilog PCI Express komponenter.
  • 713
  • MIT

open-fpga-verilog-tutorial

Lær, hvordan du designer digitale systemer og syntetiserer dem til en FPGA ved kun at bruge opensource-værktøjer.
  • 679
  • GNU General Public License v3.0 only

apio

:seedling: Open source-økosystem til åbne FPGA-kort.
  • 650
  • GNU General Public License v3.0 only

OpenFPGA

En open source FPGA IP Generator (fra lnis-uofu).
  • 607
  • MIT

biriscv

32-bit Superscalar RISC-V CPU.
  • 598
  • Apache License 2.0

microwatt

En lille Open POWER ISA softcore skrevet i VHDL 2008.
  • 564
  • GNU General Public License v3.0

USB_C_Industrial_Camera_FPGA_USB3

Kilde- og dokumentationsfiler til USB C Industrial Camera Project, denne repo indeholder PCB-kort, FPGA, kamera og USB sammen med FPGA Firmware og USB Controller Firmwarekilde.
  • 553

riscv_vhdl

Bærbar RISC-V System-on-Chip implementering: RTL, debugger og simulatorer.
  • 519
  • Apache License 2.0

riscv-formal

RISC-V Formel Verifikationsramme.
  • 489
  • ISC

OpenTimer

Et højtydende tidsanalyseværktøj til VLSI-systemer.
  • 437
  • GNU General Public License v3.0

vroom

VRom! RISC-V CPU (fra MoonbaseOtago).
  • 403
  • GNU General Public License v3.0 only

CFU-Playground

Vil du have en hurtigere ML-processor? Gør det selv! -- En ramme til at spille med brugerdefinerede opkoder for at accelerere TensorFlow Lite til mikrocontrollere (TFLM)...... Online tutorial: https://google.github.io/CFU-Playground/ For referencedokumenter, se linket nedenfor.
  • 393
  • Apache License 2.0

litepcie

Lille fodaftryk og konfigurerbar PCIe-kerne.
  • 385
  • GNU General Public License v3.0

basejump_stl

BaseJump STL: Et standardskabelonbibliotek til SystemVerilog.
  • 369
  • GNU General Public License v3.0

wb2axip

Busbroer og andre odds og ender.
  • 368

convolution_network_on_FPGA

CNN acceleration på virtex-7 FPGA med verilog HDL.
  • 345