Biblioteker skrevet i Verilog
axis_udp
Dette lager indeholder enkel implementering af UDP/IP-stak med 64-bit AXI-Stream-grænseflade. ICMP- og ARP-anmodninger er delvist understøttet. Projektet blev testet på Xilinx 7-serie FPGA med 10G Ethernet MAC IP-kerne.
- 12
- MIT
gowin_flipflop_drainer
En testcase til stresstestning af Tang Nano 4K og 9K og Primer 20K (Gowin FPGA'er).
- 11
ULX3S_FPGA_Camera_Streaming
Verilog-designfiler og Icestudio-fil til streaming af OV7670-kameraet ved hjælp af ULX3S FPGA Board.
- 10
- MIT
FPGA_Asynchronous_FIFO
FIFO-implementering med forskellige clock-domæner til læsning og skrivning..
- 9
- MIT
ULX3S_FPGA_Sobel_Edge_Detection_OV7670
Verilog-designfiler og Icestudio-fil til Sobel Edge Detection med OV7670-kamera ved hjælp af ULX3S FPGA-kort.
- 8
- MIT
dbus_ti_link_uart_verilog
Verilog dbus (TI transfer bus) implementering og bro til UART. Højtydende forbindelse med TI-beregnere såsom TI-89..
- 8
- MIT
USBKeyboard
Interfaz direkte med USB-tilslutning og Verilog med kontrol af lysdioder til teknologi og konvertering til PS/2..
- 8
HDMI_testikuva
Sipeed Tang Nano 4K FPGA implementering af det statiske tuning billede, jeg så på tv som barn.
- 6
clash-pong
Pong i Haskell / Clash, kører som software ved hjælp af SDL og som hardware målrettet FPGA'er.
- 6
- MIT