Biblioteker skrevet i Verilog
Piccolo
RISC-V CPU, simpel 3-trins pipeline, til low-end applikationer (f.eks. indlejret, IoT) (af CTSRD-CHERI).
- 5
- Apache License 2.0
kasirga_gok_2023
Kasırga - Gök Sayısal İşlemci Kategorisi RISC-V İşlemci Tasarımı.
- 5
- GNU General Public License v3.0 only
Kiwi-Project-Samples
Eksempel på projekter til uLab Kiwi FPGA + ESP32 og Kiwi Lite-udviklingstavlerne.
- 4
rv32-cpu
Mit første succesfulde forsøg på at bygge en RISC-V CPU..
- 2
- GNU General Public License v3.0 only
SDRAM_Controller_Verilog
Denne SDRAM-controller er til MT48LC32M16 SDRAM. Dette modul blev designet under den antagelse, at klokfrekvensen er 100MHz.
- 2
Verilog_UDP_TCP
Modulet er tilgængeligt med IP/TCP+UDP. På Verilog. Đề tài thực hiện cho Đồ án thiết kế luận lý..
- 1
- MIT
psram-tang-nano-9k
En open source PSRAM/HyperRAM-controller til Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA (af dominicbeesley).
- 1
- Apache License 2.0