Biblioteker skrevet i VHDL

GAIA3

GAIA processor.
  • 24

RedPitaya_Acquisition

Forvandl den røde Pitaya til et erhvervelseskort.
  • 21

spi-to-axi-bridge

En SPI til AXI4-lite-bro til nem grænseflade mellem airhdl-registerbanker med enhver mikrocontroller.
  • 21
  • Apache License 2.0

mrisc32-a1

En pipelinet, i rækkefølge, skalær VHDL-implementering af MRISC32 ISA.
  • 20

VHDL-Guide

VHDL guide.
  • 20

neorv32-riscof

✔️Port of RISCOF for at verificere NEORV32-processorens RISC-V ISA-kompatibilitet..
  • 19
  • BSD 3-clause "New" or "Revised"

wb_spi_bridge

🌉 En gennemsigtig Wishbone-to-SPI-bro, der understøtter Execute-In-Place (XIP).
  • 19
  • BSD 3-clause "New" or "Revised"

simple-riscv

En simpel tre-trins RISC-V CPU.
  • 19
  • MIT

karabas-128

Karabas-128. ZX Spectrum 128k klon, baseret på CPLD Altera EPM7128STC100.
  • 18
  • Do What The F*ck You Want To Public

kvm-ip-zynq

KVM over IP Gateway målrettet Zynq-7000 SoC.
  • 17
  • MIT

j-core-ice40

J-core SOC til ice40 FPGA.
  • 17

fpu-sp

IEEE 754 flydende komma bibliotek i system-verilog og vhdl.
  • 17
  • Apache License 2.0

pocket-cnn

CNN-til-FPGA-ramme for små CNN, skrevet i VHDL og Python.
  • 16
  • Mozilla Public License 2.0

Flo-Posit

Placer aritmetiske kerner genereret med FloPoCo.
  • 14
  • GNU General Public License v3.0 only

vhdl-axis-uart

UART til AXI Stream interface skrevet i VHDL.
  • 14
  • MIT

Brutzelkarte_FPGA

Brutzelkarte FPGA-beskrivelseskoden i VHDL.
  • 13
  • GNU General Public License v3.0 only

vunit_action

VUnit GitHub handling.
  • 13
  • MIT

rv16poc

16 bit RISC-V proof of concept.
  • 13
  • Apache License 2.0

hVHDL_example_project

Et eksempelprojekt, der bruger mange af ideerne og funktionerne i hVHDL-bibliotekerne, som f.eks. faste og flydende matematiske moduler, og som har bygget scripts til de fleste almindelige FPGA'er.
  • 12

ORCA-risc-v

RISC-V fra VectorBlox.
  • 12
  • GNU General Public License v3.0

riscv-debug-dtm

🐛 JTAG debug transportmodul (DTM) - kompatibel med RISC-V debug-specifikationen..
  • 12
  • BSD 3-clause "New" or "Revised"

apple2fpga

havn af Stephen A. Edwards apple2fpga til ULX3S.
  • 12

hVHDL_fixed_point

VHDL-bibliotek med syntetiserbare matematiske funktioner på højt abstraktionsniveau til multiplikation, division og sin/cos-funktionaliteter og abc til dq-transformationer.
  • 10
  • MIT

neorv32-examples

Nogle neorv32-eksempler til Intel FPGA-kort, der bruger Quartus II og SEGGER Embedded Studio til RISC-V..
  • 9

pico-png

PNG encoder, implementeret i VHDL.
  • 9
  • Mozilla Public License 2.0

hVHDL_floating_point

højt niveau VHDL flydende komma bibliotek til syntese i fpga.
  • 9
  • MIT

Image-Generator-for-FPGA-Evaluation-Board

Design af en billedgenerator til at repræsentere et gadebillede. Kan bruges som et selvstændigt design til billedgenerator eller som en testmønstergenerator til et banedetekteringskredsløb.
  • 7
  • GNU General Public License v3.0

FPGA-FIR-Filter

Foredrag om FIR-filter på en FPGA.
  • 7
  • GNU General Public License v3.0

jcore-j1-ghdl

Et simpelt design målrettet iCE40 up5k med GHDL + Yosys..
  • 7