Biblioteker skrevet i VHDL

pyxhdl

Python-frontend til VHDL og Verilog.
  • 7
  • GNU General Public License v3.0

SoC

Github Repo for Embedded FPGA kursus af Vincent Claes.
  • 7

rggen-sample

  • 7
  • MIT

REX_Classic

REX til TRS-80 Model 100, 102, 200.
  • 7

fiate

Fejlindsprøjtning automatisk testudstyr.
  • 6
  • Apache License 2.0

upduino-projects

Forskellige VHDL-projekter, jeg har arbejdet på for Upduino v2.0 og v3.0.
  • 6
  • GNU General Public License v3.0 only

BYU_PYNQ_PR_Video_Pipeline_Hardware

BYU Pynq PR Video Pipeline Hardware.
  • 6

cyc1000-rsu

CYC1000 FPGA fjernsystemopgraderingsprojektet.
  • 6
  • MIT

WARP_Core

Wilson AXI RISCV-processorkerne.
  • 6

hVHDL_fpga_interconnect

sammenkoblingsbus skrevet i VHDL for at få adgang til data i FPGA-moduler.
  • 5
  • MIT

video_processing

Realtids videobehandling på FPGA.
  • 4

hVHDL_gigabit_ethernet

VHDL-bibliotek til syntetiserbart minimal gigabit ethernet med RGMII-interface, minimal ethernet, ip og udp header-parsere.
  • 4
  • MIT

minitel2.0

Opbygning af en moderne computerenhed ud af et gammelt minitel til domotiske applikationer.
  • 4
  • GNU General Public License v3.0 only

rggen-vhdl-rtl

  • 4
  • MIT

vc_axi

  • 3

TectOH

Tectonics Open Hardware Sandbox.
  • 2
  • GNU Lesser General Public License v3.0 only

Xilinx-DPUV3.0-Vivado-Proj

Deep Learning Processing Unit (DPU IP) integration med Application Processing Unit (APU) ved hjælp af (Zynq-7000 PS) i Xilinx Vivado Design Suite.
  • 2

es4

Kode til Tufts ES4 Intro til digital elektronik.
  • 2
  • MIT

Arcade-MCR3_MiSTer

Arcade: Midway MCR3-baserede spil.
  • 2

Smallpond

Splinterny RISC-arkitektur skabt i CSE 490.
  • 2
  • MIT

BBC_DemiSTify

DemiSTify'ed BBC mikro.
  • 0

sin_lut

Enkel, parametriseret sinusopslagstabel.
  • 0

VHDL_real_time_simulation

Simpelt projekt til et blogindlæg med syntetiserbare modeller af buck-konvertere.
  • 0
  • MIT

TDP-11

  • 0

hlsVHDL_floating_point

  • 0
  • MIT

MultiCPU_Microprocessor

Dette var det afsluttende projekt for CS-401 Computer Architecture. Mikroprocessoren blev bygget ved hjælp af VHDL i Xilinx Vivado. Min gruppe besluttede at bygge noget, der ligner en GPU, der kunne lave mange simple beregninger samtidigt..
  • 0

EdgeDetectionAccelerator

FPGA-baseret Image Edge Detection Accelerator.
  • 0
  • MIT

MaquinaDeVendas

Projeto apresentado para obtenção de not parcial na disciplina de Circuítos Digitais, da Universidade Tecnológica Federal do Paraná, campus Apucarana..
  • 0